Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden

Bewertung: ⭐⭐⭐⭐⭐  (4,2 von 5)

Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden (B. Mehta Ashok)

Leserbewertungen

Zusammenfassung:

Das Buch ist hoch angesehen für seine umfassende Abdeckung der funktionalen Verifikation von ASICs und SoCs und bietet praktische Richtlinien und Beispiele, die das Verständnis sowohl für erfahrene Fachleute als auch für solche mit Grundkenntnissen verbessern.

Vorteile:

⬤ Bietet eine prägnante Zusammenfassung der notwendigen Themen zur Verbesserung der fehlerfreien Siliziumentwicklung.
⬤ Bietet klare und logische Erklärungen mit zahlreichen Beispielen.
⬤ Hilft bei der effizienten Erstellung von Testbenches.
⬤ Gleichgewicht zwischen hochrangigen Perspektiven und konkreten Anwendungen.
⬤ Geeignet sowohl für Manager als auch für Ingenieure.

Nachteile:

Das Buch setzt ein gewisses Maß an Vorwissen über ASIC- und SoC-Konzepte voraus, so dass es sich nicht unbedingt für absolute Anfänger eignet.

(basierend auf 3 Leserbewertungen)

Originaltitel:

Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies

Inhalt des Buches:

Dieses Buch beschreibt detailliert alle erforderlichen Technologien und Methoden, die zur Erstellung einer umfassenden, funktionalen Designverifizierungsstrategie und -umgebung erforderlich sind, um die schwierigste Aufgabe zu bewältigen, nämlich die Gewährleistung von funktionierendem Silizium auf Anhieb.

Der Autor umreißt zunächst alle Teilbereiche der Verifikation auf hohem Niveau, mit gerade so viel Tiefe, dass ein Ingenieur den Bereich erfassen kann, bevor er sich in die Details vertieft. Anschließend beschreibt er im Detail Industriestandardtechnologien wie UVM (Universal Verification Methodology), SVA (SystemVerilog Assertions), SFC (SystemVerilog Functional Coverage), CDV (Coverage Driven Verification), Low Power Verification (Unified Power Format UPF), AMS (Analog Mixed Signal) Verifikation, Virtual Platform TLM2.

0/ESL (Electronic System Level), statische formale Verifikation, Logic Equivalency Check (LEC), Hardware-Beschleunigung, Hardware-Emulation, Hardware/Software-Ko-Verifikation, Power Performance Area (PPA)-Analyse auf einer virtuellen Plattform, Wiederverwendungsmethodik von Algorithmus/ESL zu RTL und andere übergreifende Methodologien.

Weitere Daten des Buches:

ISBN:9783319594170
Autor:
B. Mehta Ashok
Verlag:
Springer Nature
Sprache:Englisch
Einband:Hardcover

Kauf:

Derzeit verfügbar, auf Lager.

Ich kaufe es!

Weitere Bücher des Autors:

System Verilog Assertions and Functional Coverage: Leitfaden für Sprache, Methodik und Anwendungen -...
Springer Nature
Dieses Buch bietet einen praktischen,...
System Verilog Assertions and Functional Coverage: Leitfaden für Sprache, Methodik und Anwendungen - System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Einführung in Systemverilog - Introduction to Systemverilog
Springer Nature
Dieses Buch ist ein praxisnaher, anwendungsorientierter Leitfaden für die gesamte IEEE-Standardsprache...
Einführung in Systemverilog - Introduction to Systemverilog
Systemverilog-Assertionen und funktionale Abdeckung: Leitfaden für Sprache, Methodik und Anwendungen...
Springer Nature
Einführung. - System Verilog-Assertionen. -...
Systemverilog-Assertionen und funktionale Abdeckung: Leitfaden für Sprache, Methodik und Anwendungen - Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und...
Springer Nature
Dieses Buch beschreibt detailliert alle...
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methodologien - Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden -...
Springer Nature
Dieses Buch beschreibt detailliert alle...
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden - Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen -...
Springer Nature
Dieses Buch bietet einen praktischen,...
System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen - System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Einführung in Systemverilog - Introduction to Systemverilog
Springer Nature
Dieses Buch ist ein praxisnaher, anwendungsorientierter Leitfaden für die gesamte IEEE-Standardsprache...
Einführung in Systemverilog - Introduction to Systemverilog

Die Werke des Autors wurden von folgenden Verlagen veröffentlicht:

Springer Nature