System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen

Bewertung:   (4,5 von 5)

System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen (B. Mehta Ashok)

Leserbewertungen

Zusammenfassung:

Das Buch wird wegen seiner Klarheit und praktischen Herangehensweise an SystemVerilog Assertions (SVA) hoch geschätzt und ist damit sowohl für Anfänger als auch für erfahrene Benutzer eine wertvolle Ressource. Es enthält gut erläuterte Konzepte, Beispiele und Diagramme, die die Komplexität von SVA vereinfachen. Es enthält jedoch einige Ungenauigkeiten, und der hohe Preis und die Bindungsprobleme werden als Nachteile angeführt.

Vorteile:

Leicht verständlich und gut geschrieben
enthält praktische Anwendungen, Beispiele und Simulationsprotokolle
effektiv zur schnellen Auffrischung der SVA-Grundlagen
ausgezeichnetes Nachschlagewerk für tägliche Design-Verifikationsaufgaben.

Nachteile:

Enthält einige ungenaue Informationen
hoher Preis
mögliche Bindungsprobleme bei der Hardcover-Ausgabe.

(basierend auf 6 Leserbewertungen)

Originaltitel:

System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications

Inhalt des Buches:

Dieses Buch bietet einen praktischen, anwendungsorientierten Leitfaden für die Sprache und Methodik von SystemVerilog Assertions und Functional Coverage. Der Leser profitiert vom schrittweisen Erlernen der sprachlichen und methodischen Feinheiten von SystemVerilog Assertions und Functional Coverage, die es ihm ermöglichen, versteckte und schwer zu findende Fehler aufzudecken, direkt auf die Fehlerquelle hinzuweisen, komplexe Timing-Checks sauber und einfach zu modellieren und die Frage "Haben wir alles funktional verifiziert" objektiv zu beantworten. Dieses Buch wurde von einem professionellen Endanwender von ASIC/SoC/CPU- und FPGA-Design und -Verifikation geschrieben und erklärt jedes Konzept mit leicht verständlichen Beispielen, Simulationsprotokollen und Anwendungen aus realen Projekten. Die Leser werden in die Lage versetzt, die Modellierung komplexer Checker für die funktionale Verifikation und umfassender Abdeckungsmodelle für die funktionale Abdeckung in Angriff zu nehmen und dadurch ihre Zeit für Design, Debugging und Abdeckung drastisch zu reduzieren.

Diese aktualisierte dritte Auflage berücksichtigt den neuesten Funktionssatz, der in IEEE-1800 (2012) LRM veröffentlicht wurde, einschließlich zahlreicher zusätzlicher Operatoren und Funktionen. Darüber hinaus wurden viele der Erklärungen zu Concurrent Assertions/Operatoren verbessert und um weitere Beispiele und Abbildungen ergänzt.

- Deckt die neueste IEEE-1800 2012 LRM-Syntax und -Semantik in vollem Umfang ab;

- Deckt sowohl SystemVerilog Assertions als auch SystemVerilog Functional Coverage Sprachen und Methoden ab;

- Bietet praktische Anwendungen des Was, Wie und Warum von Assertion Based Verification und Functional Coverage Methoden;

- Erklärt jedes Konzept Schritt für Schritt und wendet es auf ein praktisches Beispiel aus der Praxis an;

- Enthält 6 praktische LABs, die es dem Leser ermöglichen, die im Buch erklärten Konzepte in die Praxis umzusetzen.

Weitere Daten des Buches:

ISBN:9783030247362
Autor:
Verlag:
Sprache:Englisch
Einband:Hardcover

Kauf:

Derzeit verfügbar, auf Lager.

Ich kaufe es!

Weitere Bücher des Autors:

System Verilog Assertions and Functional Coverage: Leitfaden für Sprache, Methodik und Anwendungen -...
Dieses Buch bietet einen praktischen,...
System Verilog Assertions and Functional Coverage: Leitfaden für Sprache, Methodik und Anwendungen - System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Einführung in Systemverilog - Introduction to Systemverilog
Dieses Buch ist ein praxisnaher, anwendungsorientierter Leitfaden für die gesamte IEEE-Standardsprache...
Einführung in Systemverilog - Introduction to Systemverilog
Systemverilog-Assertionen und funktionale Abdeckung: Leitfaden für Sprache, Methodik und Anwendungen...
Einführung. - System Verilog-Assertionen. -...
Systemverilog-Assertionen und funktionale Abdeckung: Leitfaden für Sprache, Methodik und Anwendungen - Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und...
Dieses Buch beschreibt detailliert alle...
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methodologien - Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden -...
Dieses Buch beschreibt detailliert alle...
Asic/Soc Funktionale Entwurfsverifikation: Ein umfassender Leitfaden für Technologien und Methoden - Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen -...
Dieses Buch bietet einen praktischen,...
System Verilog Assertions und Funktionsabdeckung: Leitfaden für Sprache, Methodik und Anwendungen - System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Einführung in Systemverilog - Introduction to Systemverilog
Dieses Buch ist ein praxisnaher, anwendungsorientierter Leitfaden für die gesamte IEEE-Standardsprache...
Einführung in Systemverilog - Introduction to Systemverilog

Die Werke des Autors wurden von folgenden Verlagen veröffentlicht:

© Book1 Group - Alle Rechte vorbehalten.
Der Inhalt dieser Seite darf weder teilweise noch vollständig ohne schriftliche Genehmigung des Eigentümers kopiert oder verwendet werden.
Letzte Änderung: 2024.11.13 22:11 (GMT)